PCB设计工程师中级考试试题

1、PADS Logic工作空间为                                                   (   A   )

A 56 英吋x 56 英吋                B 65 英吋x 65 英吋

2、PADS Logic里的设计栅格是                                               (   A   )

A Design Grid            B  Display Grid

3、显示栅格快捷键为                                                       (   A   )

A  GD(X   Y)                 B  G (X   Y)                 C   D  (X   Y)

4、PADS  Logic中Minimum display 表示                                         (  B    )

A   最大显示线宽            B  最小显示线宽            C   显示设计线宽

5、ext Encoding 选项中选择输入文本时字体格式,要输入中文字体是           (  A    )

A “Chinese Simplify”           B “Chinese Traditional”            C “Chinese Greek”

6、不是参数(Parameters )的设置的                                        (   C   )

A  结点(Tie Dot )      B 总线拐角长度(Bus Angle)        C  字体(Fonts)

7、 PADS  Logic新建元件类型有                               (   B   )

A  3                  B  4                     C  5

8、Pads Logic过滤器选项有几种                                       (    B   )

A  7                  B  8                 C  9

9、Pads Logic导入PCB按钮为                                          (    A   )

A  Send net list                    B  ECO TO pcb                      C  ECO TO logic

10、 Pads Logic中是的系统提供的地方式有几种                            (    C    )

A  1                      B  2                        C  3

11、PADS Layout 具有几种类型的栅格(Grids)         (   A    )

A  2                B  3               C  4

12、在Pads Layout中是系统提供了的单位换算正确的                                 (    A    )

A  1MM=2.54MIL            B  1CM=2.54MIL               C  1MIL=2.54MM

13、Part封装中可以包含多少个PCB封装                            (    A    )

A  不限                       B  3个                         C  4个

14、 PADS Layout 在设计过程中使用几类工作栅格(Working Grids)                      (    B   )

A  2           B  4          C  6

15、Layout系统参数中移动的Drag moves方式有几种                              (   B  )

A  2       B  3     C  4

16、Pads logic和Pads Layout关系说法错误的是                  (   C   )

A  都可以直接输入中文 B 都可以互导网络 C 都不可以生成BOM文件

17、线路板设计中层设定有几种                            (    B   )

A  2       B  3     C  4

18、线路板元件移动的快捷键是                                     (   C    )

A  Ctrl+c            B  Ctrl+d            C  Ctrl+e

19、线路板设计工作界面中对设计工具不包含的是                (    A    )

A  添加新的网络         B  移动元件位置          C  旋转元件位置

20、PADS Layout文件导入Protel99文件是                                     (    B )

A  .TXT              B.ASC            C.DXF

21、线路板设计中键盘缩小的快捷键是以下哪个                               (    C   )

A  Pause break               B  Page  Up              C  Page  Down

22、下列哪一个是正确表达了光标会自动定位在R1上,并高亮显示                     (    C    )

A  GGR1                    B  GSR1                  C  SSR1

23、手机PCB板走线宽度最小可以做到多少MM                                      (    A    )

A  0.1               B  0.01              C  0.001

24、Layout中元件封装向导中包含几种形式                                      (    B    )

A  5                      B  6                 C  7

25、EMC定义中不包含的内容是                                        (    C    )

A  EMI          B EMS        C  EMB

26、EMC认证是中国的图标是                                  (    B    )

A  FCC              B  CCC                  C  CCF

27、线路板设计中顶层丝印在哪一层                                            (    B    )

A  25层                      B  26层                 C  27层

28、复位电路放置位置说法正确的是                                            (    A    )

A  靠近所在IC                        B  靠近所在电源                   C  靠近所在接口

29、一个20MA的差模电流,在30MHZ时,将在3M处产生多大的辐射电场       (   B    )

A  10uV/m                 B  100uV/m             C  1000uV/m

30、PCB设计中共模电流解释正确的                        (    A   )

A    电流大小相等,方向相同      B  电流大小相等,方向相反    C  电流大小不等,方向相同

二、不定选择(60分,每题2分)

1、  以下哪些是Pads  Logic的元件属性的内容                        (     AB        )

A PCB Decals            B SigPins                 C  Pad Stack

2、  以下哪些是Pads Logic导入的格式                                  (    ABC           )

A  .TXT                  B  OLE                C  .ECO

3、  以下哪些是Pads Logic系统设定的内容                                (      AB         )

A  Global              B Text                   C   Grids

4、  定义设计规则(Design rules) 包含                        (      ABC         )

A  安全间距(clearance)            B布线(routing)              C约束(constraints)

5、  以下哪些设计软件可以直接和Pads  Layout在互导                (    A          )

A  CAD                   B  protel                    C  ORCAD

6、  Pads Logic可以直接打开文件后缀有                                (     BC         )

A  .ASC                    B  .SCH                  C  .DSN

7、  Pads  Layout提供的系统单位有                      (      ABC         )

A  Mils                        B  Metric                    C  Inches

8、  对Pads  Layout以下说法正确的有                               (        B        )

A  可以直接打开protel文件   B  可以直接互导CAD   C  可以直接走差分走线

9、  下列翻译正确的有                                                 (   AC      )

A  总线为(Bus)                  B  Cut=粘贴                  C  页间连接符号为(Off-Page)

10、Pads  Layout系统中以下翻译正确的有                             (    ABC          )

A  Drag and attacl  表示移动并拂上

B  Diagonal        表示走线角度为直角和斜角

C  Select  Board Outline  表示选择边框

11、PCB设计中的修改工具盒(ECO Toolbar)下说法正确的有           (       ABC       )

A  可以删除元件

B  可以移动元件

C  可以修改网络名

12、以下说法正确的有                                                 (       BC       )

A  PADS 2005.2为最新PADS设计软件

B  PADS Layout的ECO修改后可以导入Logic里也随从修改一直

C  PADS Router为PADS高速设计窗口

13、Layout设计中对以下功能键说法正确的是                          (    BC     )

A  Page UP键是缩小视图

B  END键设计时界面刷新

C  鼠标中间键为界面上下左右滚动

14、Layout设计中对焊盘层定义说法正确的                           (    AC       )

A  Mounted side为顶层焊盘大小设定

B  Inner layers 为第二层焊盘大小设定

C  Opposite side为底层焊盘大小设定

15、对21-30层旅游活动正确的有                                 (   AC        )

A  21层Solder Mask Top为顶层去掉绿油

B  24层Dril Drawing为焊盘层

C  27层Assembly Drawing Top为顶层分割层

16、焊盘属性修改栏解释正确的有                                    (      ABC        )

A  Drill size焊盘通孔

B  Orientation旋转角度

C  Diameter焊盘外圆大小

17、元件标号对应正确的有                              (­    AB         )

A  ANA对应IC

B  DIO对应二极管

C  IND对应变压器

18、Layout中元件封装表示正确的有                                       (   AB          )

A  DIP为直插元件

B  0603表示贴片元件

C  SO20WB表示为20PIN窄休

19、可以做SMT封装向导的主要部分是                               (     AB       )

A  SOIC

B  QUAD

C  DIP

20、Layout中对绘图模式下列说法正确的是                             (      AB      )

A  选中焊盘按F2:表示走线

B  [Layer]:更换当前的板层

C  [Add Corner]:表示增加一段弧线

21、Layout中对绘图模式的属性修改菜单下列说法正确的是                 (      AB      )

A  [Cycle]:选择已选中对象附近的对象

B  [Move]:移动被选中的对象

C  [Route]:增加网络走线

22、Layout中对自动标注模式说法正确的                                 (   BC       )

A  [Snap to Corner]捕捉圆点

B  [Snap to Center]捕捉两端点所在对象的中心

C  [Snap to Circle/Arc]捕捉圆或圆弧

23、PCB中对工程修改模式说法不正确的                                  (    BC        )

A  可以对元件进行添加和删除

B  线路图和PCB同步下,不能对元件进行修改,这样会将PCB和线路图不能同步

C  可以修改元件的标号,二个一样的元件并可修改成一样的标号

24、Layout中对增加元件工具说法不正确的                                  (    AB         )

A  如果Layout图中有的元件不可以在添加元件按钮下进行添加

B  [All Libraries]表示在部分元件库中寻找元件

C  [Items]选项表示元件名称,其中的“*”表示任何字符

25、Layout中对规则设置工具说法正确的                                 (   BC       )

A  进入直线初始宽度设定是:Setup→Design Rules…→Default→Clearance

B  规则设置工具中[Routing]这个图标为布线规则

C  规则设置工具中[Report]这个图标为定义报告的规则

26、PCB中对自动重新编号工具说法不正确的                            (    AC         )

A 自动重新编号工具是全部元件重新加入新的标号

B  [TOP]和[Bottom]选项组是分别设置[TOP]层和[Bottom]层的重新编号

C  [Start at]表示最后一个元件的标号

27、PCB中对设计验证中间距验证说法不正确的                            (    A         )

A  [Net to All]表示对电路板上的所有网格进行间距验证

B  [Keepout]表示组件隔离区的严格规则来检查隔离区的间距

C  [Same Net]表示对同一网络的对象也要进行间距验证

28、PCB中对设计验证中高速验证下[Electrodynamic Check]对话框中选择“TCK”网络说法不正确的           (    AB    )

A  [Check  Impedance]验证大小

B  [Check  Delay]验证长度

C  [Check  Loops]验证回路

29、PCB中对线路板图CAM输出说法不正确的                            (    BC       )

A  CAM输出有光绘输出、打印输出、绘图输出

B  打印输出时图的大小比列有5种

C  CAM输出文件类型可分为5种,其中这个[NC Drill]类型包涵在中

30、PCB中对尺寸标注箭头选项组说法正确的                           (    BC       )

A  [Arrow  Length]表示设置箭头的长度

B  [Arrow  Size]表示设置箭头的类型

C  [Tail  Length]表示设置箭头的线宽

三、判断题 (30分,每题1分)

1 SPECCTRA 转换器(Translator) 提供给你对话框式样的命令文件编辑器,称为DO 文件编辑器(DO file editor) 。*

2灌铜Copper Pour与贴铜Copper  的不同点在于,画完Copper 的外形框之后,对其内部全部铺铜,而不避让任何的网络和元件等等目标

3 PADS Layout 提供了一个PCB 设计外形物理尺寸标注的工具。你需要在标准的和数据标注方法之间作出选择,前者可以标注的格式上进行完全的控制。

4尺寸标注(Dimensions) 是以原来的设计单位为基础进行的,设置设计单位为英吋(Inches) 。

5验证设计(Verify Design) 命令让你检查你设计中的安全间距(Clearance)、连接性(Connectivity)、高速电路(High Speed)和平面层(Plane)的错误。*

6平面层(Plane)网络检查,主要验证热焊盘(Thermals) 是否在平面层(Plane) 都已经产生*

7为了演示EDC 的功能,你可以对24MHz 网络添加一个网络长度规则。*

8无模命令(Modeless Commands) 和快捷键(Shortcut Keys) *

9 PADS 当Layout 的设计文件打开时,每次源目标改变时,这些被嵌入(Embeded) 的目标自动地更新。*

10 CAE 封装(CAE Decal)是一个二维线(2D Line)符号,它代表了元件的逻辑功*

11 输入管脚由15 个地址输入、6个控制输入和1 个另外的输入管脚组成。

12 很多CAE Decal 不是方形,需要一步一步人工完成。*

13 可以从Decal Editing Toolbar 图标中选择工具条(Toolbar) ,打开下一级工具条。

14 观察视图并没有存储起来时,当你打开一个新的设计文件或退出PADS Logic 时,已捕获的观察视图不会被删除。

15材料清单(Bill of Materials) 就是设计中各个元件的元件类型数据的统计和排列,并且采用一定的格式。*

16 对于Gerber 输出MS Word 文件和其它OLE 应用内容,一般我们选择包含OLE 目标输出到Gerber 文件或者绘图输出。

17 PADS Logic 的OLE 功能允许你在PADS Logic 和PADS-Layout 之间交叉选择。*

18 当执行交叉搜索(Cross Probing)时,设计文件的应用程序处于被控制的关闭状态。

19 使用PADS Logic 的OLE 工具传输网表(Netlist)到PADS-Layout ,可以以避免采用手工方式输入和输出网表(Netlist)。*

20 在PADS Logic 中,你可以通过一组元件的选择,一个接一个地移动多个元件。*

21 BGA工具盒是Pads  Layout新增加的工具盒,但它仅仅用于BGA封装的设计。

22 设置栅格(Grids) PADS Layout 具有一种类型的栅格(Grids),即工作栅格(Working Grids)

23 仅仅管脚(Pin)/门(Gate)和参考编号(Ref. Des.)重新命名能够从PADS-Layout 反标注到原理图中*

24 为了能在平面层(Plane Layers)上布线,你需要将它们从布线规则义的有效地布线层上删除

25 为了容易地进行分隔平面层(Splitting the Plane)的定义,应该关闭所有不相关层的显示颜色。*

26 无论你将这个标号(Label)放在封装(Decal)的什么地方,当你使用PCB 封装(PCB Decal)添加元件到设计中时,参考编号(Reference Designation) 总是要出现的。*

27 在Preview 库中有几个元件类型(Part types) 所对应的PCB 封装(PCB Decal) 已经指定了,而且已经建立了它

28 板边框(Board Outline)是采用与绘制项目、覆铜和灌铜等相同的方法建立的多边形。*

29 如果做比较复杂的板框外形或一些定位孔,可以先在Auto CAD 中绘制好板框外形和定位孔,然后从CAD 中导入到PADS Layout 中。*

30  PADS Layout 的输入工具也允许你有选择地从Autodesk 的AutoCAD 或者Parametric Technologies 的Pro/ENGINEER 产品中输入数据。*

*号为正确的

四、简答题(30分,每题15分)

a、请叙述线路图定义封装(Decal)过程,以定义一个简单的管脚封装(Pin Decal),它们由一个横线和一个圆组成。

1. 从工具条(Toolbar) 中选择封装编辑(Decal Editing)图标。

2.从封装编辑(Decal Editing )工具盒中选择建立2D 线(Create 2D Line)图标。

3.按鼠标右键打开一个弹出菜单,然后选择路径(Path)方式。

4. 通过键入G20 设置设计栅格(Design Grid)为20。

5. 将光标放在原点标记处,状态条(Status Bar) 中X 和Y 的坐标将显示为零。

6. 按一下并松开鼠标左键,将开始画一根线。

7. 横向移动光标直到坐标指示为X160、Y0 (检查状态条(Status Bar) 确认坐

标值),连击鼠标左键完成这根线。

8. 按鼠标右键打开一个弹出菜单,然后选择圆(Circle)改变绘图方式。

9. 你必须通过键入S 180 0 指示圆的中心点。

10. 为了定义一个圆,按鼠标左键并且将光标向中心点以外的方向移动一个

设计栅格(Design Grid) (20 mils) ,再按鼠标左键完成这个圆。

11. 从工具条中选择移动方式(Move Mode)图标,放标记在PINNOT 封装

(Decal)图中。

保存管脚封装(Pin Decal)

b、请说明总线布线(Bus Route)全过程。

1. 从弹出菜单(Pop-up Menu) 中点中选择管脚/ 过孔/ 标记(Select

Pin/Vias/Tacks) ,为了进行总线布线(Bus Routing)的需要,限制你的可选择内容。

2. 从工具条(Toolbar) 中选择设计(Design)工具盒图标。

3. 从设计(Design)工具盒选择总线布线(Bus Route)图标。

4. 进行一个区域的选择,包括U2(大的SOIC 器件)的三个管脚(刚才我们前

面高亮的三个管脚)连接的网络连线。

交互的总线布线(Bus Routing)方式现在有效了。如果你采用动态布线编辑

(Dynamic Route Editing) 进行单根连线的操作,则对应的是单根线。现在你对应的

是多根被选择的连线。

当前的布线线段将粘附在光标上,并指导你的布线。每次对于一根导线添加

一个布线拐角(Route Corner)或过孔(Via) ,总线的其它连线将跟随着它进行。

5. 从管脚(Pin)处向上方移动、添加一段垂直的线段,并且按鼠标的左键添加

一个拐角(Corner)作为指导方式,注意观察总线(Bus)的其它成员是怎样的匹配这个

指导方向的。

6. 移动光标到目标管脚(Pin) 下面的一点处,添加另一个拐角(Corner),注意

观察总线(Bus)的其它成员又是怎样的匹配这个指导方向的。

7. 从弹出菜单(Pop-up Menu)选择完成(Complete) 命令,完成总线布线。总线

(Bus)的所有成员将都完成布线并且进行平滑(Smoothed) 。

使用过孔形状(Via Patterns) 进行总线布线(Bus Routing)

总线布线(Bus Routing)还具有自动采用某种过孔方式(Via Patterns) 、插入过孔

(Vias) 的能力。当你添加过孔到一根指导布线的导线时,使总线的成员也在导线中

添加过孔(Vias) 。

线路板设计工程师中级考试试题(实践技能)

(每题30分,共150分)

、    在当今无线通信设备中,射频部分往往采用小型化的室外单元结构,而室外单元的射频部分、中频部分,以及对室外单元进行监控的低频电路部分往往部署在同一PCB上。请问,对这样的PCB布线在材质上有何要求?如何防止射频、中频以及低频电路互相之间的干扰?现代高速PCB设计中,为了保证信号的完整性,常常需要对器件的输入或输出端进行端接。请问端接的方式有哪些?采用端接的方式是由什么因素决定的?有什么规则?

1.混合电路设计是一个很大的问题,很难有一个完美的解决方案。一般射频电路在系统中都作为一个独立的单板进行布局布线,甚至会有专门的屏蔽腔体。而且射频电路一般为单面或双面板,电路较为简单,所有这些都是为了减少对射频电路分布参数的影响,提高射频系统的一致性。相对于一般的FR4材质,射频电路板倾向与采用高Q值的基材,这种材料的介电常数比较小,传输线分布电容较小,阻抗高,信号传输时延小。

在混合电路设计中,虽然射频,数字电路做在同一块PCB上,但一般都分成射频电路区和数字电路区,分别布局布线。之间用接地过孔带和屏蔽盒屏蔽

2.端接(terminal),也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配,终端匹配一般为并联匹配,方式比较多,有电阻上拉,电阻下拉,戴维南匹配,AC匹配,肖特基二极管匹配。匹配采用方式一般由BUFFER特性,拓普情况,电平种类和判决方式来决定,也要考虑信号占空比,系统功耗等。数字电路最关键的是时序问题,加匹配的目的是改善信号质量,在判决时刻得到可以确定的信号。对于电平有效信号,在保证建立、保持时间的前提下,信号质量稳定;对延有效信号,在保证信号延单调性前提下,信号变化延速度满足要求。

、    在电路板尺寸固定的情况下,如果设计中需要容纳更多的功能,就往往需要提高PCB的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低,请问在高速(>100MHz)高密度PCB设计中有哪些技巧? 在高速PCB设计时为了防止反射就要考虑阻抗匹配,但由于PCB的加工工艺限制了阻抗的连续性而仿真又仿不到,在原理图的设计时怎样来考虑这个问题?另外关于IBIS模型,不知在那里能提供比较准确的IBIS模型库。我们从网上下载的库大多数都不太准确,很影响仿真的参考性。

答:在设计高速高密度PCB时,串扰(crosstalk interference)确实是要特别注意的,因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方: 1.控制走线特性阻抗的连续与匹配。 2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。 3.选择适当的端接方式。 4.避免上下相邻两层的走线方向相同,甚至有走线正好上下重迭在一起,因为这种串扰比同层相邻走线的情形还大。 5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长,不过还是要尽量做到。除此以外,可以预留差分端接和共模端接,以缓和对时序与信号完整性的影响。

在设计高速PCB电路时,阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系, 例如是走在表面层(microstrip)或内层(stripline/double stripline),与参考层(电源层或地层)的距离,走线宽度,PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况,这时候在原理图上只能预留一些terminators(端接),如串联电阻等,来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。 IBIS模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/O buffer等效电路的电气特性资料,一般可由SPICE模型转换而得 (亦可采用测量, 但限制较多),而SPICE的资料与芯片制造有绝对的关系,所以同样一个器件不同芯片厂商提供,其SPICE的资料是不同的,进而转换后的IBIS模型内之资料也会随之而异。也就是说,如果用了A厂商的器件,只有他们有能力提供他们器件准确模型资料,因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确, 只能不断要求该厂商改进才是根本解决之道。

、在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查,而设计者应该从那些方面去考虑EMC、EMI的规则?怎样设置规则? 在pcb上靠近平行走高速差分信号线对的时候,在阻抗匹配的情况下,由于两线的相互耦合,会带来很多好处。但是有观点认为这样会增大信号的衰减,影响传输距离,为什么?我在一些大公司的评估板上看到高速布线有的尽量靠近且平行,而有的却有意的使两线距离忽远忽近,哪一种效果会更好?我的信号1GHz以上,阻抗为50欧姆。在用软件计算时,差分线对也是以50欧姆来计算吗?还是以100欧姆来算?接收端差分线对之间可否加一匹配电阻?

答:一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分. 一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置, PCB迭层的安排, 重要联机的走法, 器件的选择等, 如果这些没有事前有较佳的安排, 事后解决则会事倍功半, 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器, 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射, 器件所推的信号之斜率(slew rate)尽量小以减低高频成分, 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外, 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后, 适当的选择PCB与外壳的接地点(chassis ground)。

会使高频信号能量衰减的原因一是导体本身的电阻特性(conductor loss), 包括集肤效应(skin effect), 另一是介电物质的dielectric loss。 这两种因子在电磁理论分析传输线效应(transmission line effect)时, 可看出他们对信号衰减的影响程度。 差分线的耦合是会影响各自的特性阻抗, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小一点。 至于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。 对差分对的布线方式应该要适当的靠近且平行。 所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。 需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。 差分阻抗的计算是 2(Z11 – Z12), 其中, Z11是走线本身的特性阻抗, Z12是两条差分线间因为耦合而产生的阻抗, 与线距有关。 所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。 接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。 这样信号品质会好些。

、PCB 设计如何避免高频干扰?PCB 设计中如何解决高速布线与EMI 的冲突?若干PCB 组成系统,各板之间的地线应如何连接?PCB 设计中差分信号线中间可否加地线?

1,避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰(Crosstalk)。可用拉

大高速信号和模拟信号之间的距离,或加ground guard/shunt traces 在模拟信号旁边。还要注意数字地

对模拟地的噪声干扰。

2,因EMI 所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。所以, 最好

先用安排走线和PCB 叠层的技巧来解决或减少EMI 的问题, 如高速信号走内层。最后才用电阻电容或

ferrite bead 的方式, 以降低对信号的伤害。

3,各个PCB 板子相互连接之间的信号或电源在动作时,例如A 板子有电源或信号送到B 板子,一定会有

等量的电流从地层流回到A 板子(此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流

回去。所以,在各个不管是电源或信号相互连接的接口处,分配给地层的管脚数不能太少,以降低阻抗,

这样可以降低地层上的噪声。另外,也可以分析整个电流环路,尤其是电流较大的部分,调整地层或地线

的接法,来控制电流的走法(例如,在某处制造低阻抗,让大部分的电流从这个地方走),降低对其它较敏

感信号的影响。

4,差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦

合(coupling)所带来的好处,如flux cancellation,抗噪声(noise immunity)能力等。若在中间加地线,

便会破坏耦合效应

、PCB 设计时,为何要铺铜?在做pcb 板的时候,为了减小干扰,地线是否应该构成闭和形式?在PCB 设计中,通常将地线又分为保护地和信号地;电源地又分为数字地和模拟地,为什么要对地线

一般铺铜有几个方面原因:

1,EMC.对于大面积的地或电源铺铜,会起到屏蔽作用,有些特殊地,如PGND 起到防护作用。

2,PCB 工艺要求。一般为了保证电镀效果,或者层压不变形,对于布线较少的PCB 板层铺铜。

3,信号完整性要求,给高频数字信号一个完整的回流路径,并减少直流网络的布线。

4,当然还有散热,特殊器件安装要求铺铜等等原因。

在做PCB 板的时候,一般来讲都要减小回路面积,以便减少干扰,布地线的时候,也不应布成闭合形

式,而是布成树枝状较好,还有就是要尽可能增大地的面积。

划分地的目的主要是出于EMC 的考虑,担心数字部分电源和地上的噪声会对其它信号,特别是模拟信

号通过传导途径有干扰。至于信号的和保护地的划分,是因为EMC 中ESD 静放电的考虑,类似于我们生活

中避雷针接地的作用。无论怎样分,最终的大地只有一个。只是噪声泻放途径不同而已。


评论

© 泪王子 | Powered by LOFTER